- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT9072 (Zarlink Semiconductor Inc.) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Zarlink Semiconductor Inc. |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 66/275頁 |
| 文件大小： | 3738K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁
MT9072
Data Sheet
66
Zarlink Semiconductor Inc.
Y-bit is zero; when CAS multiframing is not acquired, the transmit Y-bit is one. Refer to ITU-T G.704 and G.732 for
more details on CAS multiframing requirements. Registers related to configuration and observation of the CAS
signaling are shown in Table 23.
.
Timeslot 16 of the remaining 15 basic frames of the CAS multiframe (i.e., basic frames 1 to 15) is reserved for the
ABCD signaling bits for the 30 payload channels. The most significant nibbles are reserved for channels 1 to 15 and
the least significant nibbles are reserved for channels 16 to 30. That is, timeslot 16 of basic frame 1 has ABCD for
channel 1 and 16, timeslot 16 of basic frame 2 has ABCD for channel 2 and 17, through to timeslot 16 of basic
frame 15 has ABCD for channel 15 and 30. See Table 24. Note that the ABCD bits for TS1 to TS15 should not be
0000 to prevent mimic of the multiframe alignment signal(0000).
Register
Address
Register
Description
900
Global Control 0
CK1 determines an 8.192 Mbits stream or a 2.048 Mbits stream.
STBUS selects a GCI or ST-BUS CSTi, CSTo streams.
Y00
Alarm and Framing Control
Register
Ensure that TAIS16 is off, the signaling information in CAS cannot be
sent if TAIS16 is on. Also signaling is not supported in IMA mode.
Y02
Interrupt and IO Control
Register
If CSTo is to contain the signaling nibbles set CSTOE to 1 and RXCO to
1.
Y03
DL,CCS,CAS and other
Control Register
RXTRS which sets the receiver in a transparent mode has to be turned
off.
Y04
Signaling Interrupt Period
Register
Bit 0 and 1 of this register determine the period of the interrupt CASRI.
The period is selectable from 2 msec 8 msec and 16 msec.
Y05
CAS Control and Data
Register
If RFL is set the receive signaling is frozen due to synchronization loss.
If debounce is selected a 14 msec debounce is applied before the
signaling is available in the csto or receive CAS register.
Y06
HDLC and CCS ST-BUS
Control Register
TS31E, TS15E and TS16E have to be off since Common Channel
signaling and CAS are mutually exclusive.
Y10
Synchronization and CRC-4
Remote Status.
MSYNC has to be low for the signaling in the Receive CAS Registers
or CSTO has valid data.
Y26
CAS, National, CRC-4 Local
and Timer Latch Status
The bit CASRL reflects the signaling changes on the receive CAS.
Y36
CAS, national, CRC-4 Local
and Timer Interrupt Status
The CASRI will be set if a signaling Interrupt has occurred. The period
of the interrupt is controlled by the signaling Interrupt Period
Register(Y04).
Y46
National Interrupt Mask
Register
The bit CASRM can be used to mask interrupts from the receive
signaling changes.
Y51-Y6F Per Channel Transmit
Signaling
The clear channel bit can be used to block insertion of signaling in the
transmit direction. The CASS bit can be used to determine the source
of the transmit signaling, which is either the CSTi or the transmit
signaling ram.
Y90 to
YAF
Per Channel Timeslot
Control Register
The CASS bit determines the source of the transmit signaling which is
either the ST-BUS or the transmit signaling registers(Y51 to Y60).
Table 23 - Registers Related to CAS Signaling (E1)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
| MT90820AL | Large Digital Switch |
| MT90820AL1 | Large Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復。