- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT9072 (Zarlink Semiconductor Inc.) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | MT9072 |
| 廠商： | Zarlink Semiconductor Inc. |
| 元件分類： | 通信及網(wǎng)絡 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 195/275頁 |
| 文件大?。?/td> | 3738K |
| 代理商： | MT9072 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁當前第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁
MT9072
Data Sheet
195
Zarlink Semiconductor Inc.
1
PEOL
PRBS Error Counter Overflow Latch.
When the PRBS Error Counter (PEC7-PEC0 register
address Y15 upper byte) overflows (FF to 00), this status bit is latched to one. This bit is cleared
when either this register, or the interrupt status register (register address Y35) is read.
0
PEIL
PRBS Error Counter Indication Latch.
When the PRBS Error Counter (PEC7-PEC0 register
address Y15 upper byte) is incremented by one, this status bit is latched to one. This bit is cleared
when either this register, or the interrupt status register (register address Y35) is read.
Bit
Name
Functional Description
15
#
not used.
14
Sa5VL
Sa5 Bit Value Latch.
This is the latched value of the Sa5 National bit when the Sa6N8L bit
toggles to one. The Sa5VL bit is cleared when either this register, or the corresponding
interrupt status register (register address Y36) is read.
13
12
11
10
Sa6V3L
Sa6V2L
Sa6V1L
Sa6V0L
Sa6 Nibble (bit 3 to 0) Value Latch.
This is the latched value of the Sa6 National bits nibble
(bits 3 to 0) when the Sa6N8L bit toggles to one. These bits are cleared when either this
register, or the corresponding interrupt status register (register address Y36) is read.
9
Sa6N8L
Sa6 Nibble Eight Consecutive Times Status Latch.
When eight consecutive identical
receive Sa6 National bit nibble patterns are received (per sub-multiframe), this status bit is
latched to one. This bit is set on a CRC-4 sub-multiframe basis. This bit is cleared when either
this register, or the corresponding interrupt status register (register address Y36) is read.
8
Sa6NL
Sa6 Nibble Change Status Latch.
When a received Sa6 National bit nibble (per
sub-multiframe) changes value, this status bit is latched to one. This bit is set on a CRC-4
sub-multiframe basis. This bit is cleared when either this register, or the corresponding
interrupt status register (register address Y36) is read.
7
SaNL
Sa Nibble Change Status Latch.
When any receive National (i.e. Sa5,Sa6,Sa7 or Sa8) bits
nibbles changes value, this status bit is latched to one. This bit is set on a CRC-4
sub-multiframe basis. This bit is cleared when either this register, or the corresponding
interrupt status register (register address Y36) is read.
6
Sa5TL
Sa5 Bit Change Status Latch.
When a received Sa5 National bit changes value, this status
bit is latched to one. This bit is set on a CRC-4 NFAS frame basis. This bit is cleared when
either this register, or the corresponding interrupt status register (register address Y36) is
read.
5
SaTL
Sa Bit Change Status Latch.
When any receive National (i.e., Sa5,Sa6,Sa7 or Sa8) bit
changes value, this status bit is latched to one. This bit is set on a CRC-4 NFAS frame basis.
This bit is cleared when either this register, or the corresponding interrupt status register
(register address Y36) is read.
Table 171 - CAS, National, CRC-4 Local and Timer Latched Status Register (Address Y26) (E1)
Bit
Name
Functional Description
Table 170 - Counter Indication and Counter Overflow Latched Status Register (Address Y25) (E1)
相關PDF資料 |
PDF描述 |
|---|---|
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
| MT90820AL | Large Digital Switch |
| MT90820AL1 | Large Digital Switch |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT9072AB | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Octal T1/E1/J1 Framer |
| MT9072AV | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 256BGA - Trays |
| MT9072AV2 | 制造商:Microsemi Corporation 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:FRAMER E1/J1/T1 3.3V 220BGA - Trays |
| MT90732 | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
| MT90732AP | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:CMOS E2/E3 Framer (E2/E3F) |
發(fā)布緊急采購，3分鐘左右您將得到回復。