- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90520 (Zarlink Semiconductor Inc.) 8-Port Primary Rate Circuit Emulation AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90520 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| 中文描述： | 8端口基本速率電路仿真AAL1特區(qū) |
| 文件頁數(shù)： | 26/180頁 |
| 文件大?。?/td> | 1736K |
| 代理商： | MT90520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
26
Zarlink Semiconductor Inc.
Ball Pin #
Pin Name
I/O
Type
Description
C13
MCLK
I
3.3 V
CMOS
Master Clock.
This signal drives the internal logic. The
same clock should be driven to the external
memory
A12
RESET
I
3.3 V
Schmitt
PU
Chip reset signal (active LOW).
Note that internal reset activity is
synchronous to MCLK; this signal is latched
internally and held, and MCLK must be
applied to bring the MT90520 out of reset.
The TRST pin (JTAG reset) should also be
asserted LOW during chip reset. Also see
RESET bit in Chip Wide Reset Register at
address 0000h.
C20
TMS
I
3.3 V
CMOS
PU
JTAG Test Mode Select.
B20
TCK
I
3.3 V
CMOS
JTAG Test Clock.
A21
TDI
I
3.3 V
CMOS
PU
JTAG Test Data In.
Should be pulled HIGH if boundary-scan not
in use.
D19
TRST
I
3.3 V
CMOS
PU
JTAG Test Reset input (active LOW).
Should be asserted LOW on power-up and
during reset. Must be HIGH for JTAG
boundary-scan operation.
Note:
This pin has
an internal pull-down.
E19
TDO
O
3.3 V,
4 mA
JTAG Test Data Out.
AB22, AE3, AE26, AD17, AD15,
AD13, AB12, AE9, AD8, AF5,
AD26, AE17, AE15, AE13, AE11,
AC10, AC8, AD6, AD25, AC16,
AF16, AF13, AF11, AF9, AF7, AC7
TEST_IN
I
Test input pins.
These pins must be grounded.
AC23, AD18, AE16, AC14, AE12,
AE10, AC9, AF6
TEST_OUT
O
3.3 V,
4 mA
Test output pins.
These pins should be left unconnected.
AA5, AB6, AB9, AB13, AB17,
AB21, E6, E10, E14, E18, E21, F5,
F22, J5, K22, N5, P22, U5, V22
VDD_3.3V PWR
Power for I/O logic (3.3 V).
Table 6 - Master Clock, Test and Power Pins
相關PDF資料 |
PDF描述 |
|---|---|
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG2 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復。