- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11581 > ENC424J600T-I/PT (Microchip Technology)IC ETHERNET CTRLR W/SPI 44-TQFP PDF資料下載
參數(shù)資料
| 型號： | ENC424J600T-I/PT |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 15/168頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ETHERNET CTRLR W/SPI 44-TQFP |
| 視頻文件： | Fast 100 Mbps Ethernet PICtail Plus Overview |
| 標準包裝： | 1,200 |
| 控制器類型： | 以太網(wǎng)控制器（IEEE 802.3） |
| 接口： | SPI |
| 電源電壓： | 3 V ~ 3.6 V |
| 電流 - 電源： | 96mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-TQFP |
| 供應商設備封裝： | 44-TQFP（10x10） |
| 包裝： | 帶卷 (TR) |
| 配用： | AC164132-ND - BOARD DAUGHTER PICTAIL ETHERNET |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁
2007 Microchip Technology Inc.
DS39599G-page 109
PIC18F2220/2320/4220/4320
10.4
PORTD, TRISD and LATD
Registers
PORTD is an 8-bit wide, bidirectional port. The corre-
sponding Data Direction register is TRISD. Setting a
TRISD bit (= 1) will make the corresponding PORTD
pin an input (i.e., put the corresponding output driver in
a high-impedance mode). Clearing a TRISD bit (= 0)
will make the corresponding PORTD pin an output (i.e.,
put the contents of the output latch on the selected pin).
The Data Latch register (LATD) is also memory mapped.
Read-modify-write operations on the LATD register read
and write the latched output value for PORTD.
All pins on PORTD are implemented with Schmitt Trig-
ger input buffers. Each pin is individually configurable
as an input or output.
Three of the PORTD pins are multiplexed with outputs
P1B, P1C and P1D of the Enhanced CCP module. The
operation of these additional PWM output pins is
covered in greater detail in Section 16.0 “Enhanced
PORTD can also be configured as an 8-bit wide micro-
processor port (Parallel Slave Port) by setting control
bit, PSPMODE (TRISE<4>). In this mode, the input
buffers are TTL. See Section 10.6 “Parallel Slave
Port” for additional information on the Parallel Slave
Port (PSP).
EXAMPLE 10-4:
INITIALIZING PORTD
FIGURE 10-11:
BLOCK DIAGRAM OF RD7:RD5 PINS
Note:
PORTD is only available on PIC18F4X20
devices.
Note:
On a Power-on Reset, these pins are
configured as digital inputs.
Note:
When the enhanced PWM mode is used
with either dual or quad outputs, the PSP
functions of PORTD are automatically
disabled.
CLRF
PORTD
; Initialize PORTD by
; clearing output
; data latches
CLRF
LATD
; Alternate method
; to clear output
; data latches
MOVLW
0xCF
; Value used to
; initialize data
; direction
MOVWF
TRISD
: Set RD<3:0> as inputs
; RD<5:4> as outputs
; RD<7:6> as inputs
Data Bus
WR LATD
WR TRISD
Data Latch
TRIS Latch
RD TRISD
I/O pin(1)
Q
D
CK
Q
D
CK
EN
QD
EN
RD LATD
or PORTD
0
1
0
1
Q
0
1
P
N
VDD
VSS
0
1
RD PORTD
PSP Write
PSP Read
Note 1:
I/O pins have diode protection to VDD and VSS.
TTL Buffer
Schmitt Trigger
Input Buffer
PORTD/CCP1 Select
CCP Data Out
PSPMODE
相關PDF資料 |
PDF描述 |
|---|---|
| PIC16LC505T-04I/SL | IC MCU OTP 1KX12 14SOIC |
| PIC16C620A-04/SS | IC MCU OTP 512X14 COMP 20SSOP |
| PIC16C620A-04I/SS | IC MCU OTP 512X14 COMP 20SSOP |
| PIC12LCE519T-04/SM | IC MCU OTP 1KX12 LV W/EE 8-SOIJ |
| MCP2510T-I/ST | IC CAN CONTROLLER W/SPI 20-TSSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ENC431D05A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| ENC431D-05A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:STD MOV |
| ENC431D07A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| ENC431D-07A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:STD MOV |
| ENC431D10A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。