- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄166397 > B900J24PXX12I 0-BIT, 80 MHz, OTHER DSP, PQFP44 PDF資料下載
參數(shù)資料
| 型號： | B900J24PXX12I |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 0-BIT, 80 MHz, OTHER DSP, PQFP44 |
| 文件頁數(shù)： | 10/100頁 |
| 文件大小： | 1547K |
| 代理商： | B900J24PXX12I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Advance Data Sheet
B900
July 1999
Baseband Signal Processor
Lucent Technologies Inc.
17
4 Hardware Architecture (continued)
4.1
B900 Architectural Overview (continued)
Table 8. B900 Block Diagram Legend
Symbol
Name
BMU
Bit manipulation unit.
BREAKPNT
Four instruction breakpoint registers.
BYPASS
JTAG bypass register.
cbit<a—d>*
* IOPA and IOPD are not available for the 28-pin SOJ package.
Control registers for IOP<A—D>.
chipc
Chip control register—controls miscellaneous functions.
chipo
Chip option register—configures the watchdog timer and other miscellaneous functions.
clkc
Clock control register.
DUAL-PORT RAM
Internal dual-port random-access memory.
ROM
For
FlashDSP 1609F only.
Internal flash read-only memory (IFROM).
HDS
Hardware development system module.
ID
JTAG device identification register.
IDB
Internal data bus.
IOP<A—D>*
Input/output port units IOPA, IOPB, IOPC, and IOPD.
iopuc<a—d>
Pull-up/pull-down control register for IOP<A—D>.
JCON
JTAG control register.
jtag
16-bit serial/parallel register.
pllc
Phase-lock loop control register.
ROM
For B900 only.
Internal read-only memory.
sbit<a—d>*
Status registers for IOP<A—D>.
sdx
SIO data register.
SIO
Dual-channel serial I/O port.
sioc
SIO control register.
SSI
Synchronous serial interface unit.
ssic
SSI control register.
ssid
SSI data register.
TIMER
Two programmable timer units (TIMER0 and TIMER1).
timer<0—1>
Timer running count registers.
timerc
Timer control register.
TRACE
Program discontinuity trace buffer.
wdogr
Watchdog timer register.
XAB
X space (program space) address bus.
XDB
X space data bus.
YAB
Y space (data space) address bus.
YDB
Y space data bus.
相關PDF資料 |
PDF描述 |
|---|---|
| B900J24FXX12IT | 0-BIT, 59.88 MHz, OTHER DSP, PQFP44 |
| BA00CC0WCP-V5 | 1A Low Dropout Voltage Regulator with Shut Down Switch(Adustable Voltage) |
| BA10E6 | COPPER ALLOY, TIN FINISH, RING TERMINAL |
| BA12004 | 0.5 A, 7 CHANNEL, NPN, Si, POWER TRANSISTOR |
| BA1518SUR5VP | SINGLE COLOR DISPLAY CLUSTER, ULTRA RED |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| B-900-M-10 | 制造商:Thomas & Betts 功能描述: |
| B-900-M-10-EG | 制造商:Thomas & Betts 功能描述: |
| B-900-M-20 | 制造商:Thomas & Betts 功能描述: |
| B-900-M-20-EG | 制造商:Thomas & Betts 功能描述: |
| B901 | 制造商:EDAL 制造商全稱:EDAL 功能描述:Silicon Bridge Rectifier |
發(fā)布緊急采購，3分鐘左右您將得到回復。